samsung 3nm Chip igizmo
playit

Samsung ha avviato la produzione di chip a con processo a 3 nanometri (nm) applicando l’architettura a transistor Gate-All-Around (GAA). È la prima volta che è applicata quest’ultima tecnologia nella linea Multi-Bridge-Channel FET (MBCFET), che eleva ulteriormente i limiti prestazionali dell’architettura FinFET, migliorando l’efficienza energetica riducendo il livello di tensione di alimentazione e le prestazioni, con incremento dell’efficacia di passaggio della corrente. Samsung sta avviando la prima applicazione del transistor nanosheet con chip semiconduttori per applicazioni di calcolo ad alte prestazioni e bassa potenza e prevede di espandersi ai processori mobili.

“Samsung è cresciuta rapidamente mentre continuiamo a dimostrare la leadership nell’applicazione di tecnologie di nuova generazione alla produzione, come il primo High-K Metal Gate del settore della fonderia, FinFET e EUV. Cerchiamo di continuare questa leadership con il primo processo a 3 nm al mondo con MBCFET”, ha affermato il Dr. Siyoung Choi, Presidente e Head of Foundry Business di Samsung Electronics. “Continueremo l’innovazione attiva nello sviluppo tecnologico competitivo e costruiremo processi che aiutano ad accelerare il raggiungimento della maturità della tecnologia”.

La tecnologia proprietaria di Samsung utilizza nanosheet con percorsi più ampi, che consentono prestazioni più elevate e una maggiore efficienza energetica rispetto alle tecnologie GAA che utilizzano nanowire con connessioni più compatte. Utilizzando la tecnologia GAA a 3 nm, Samsung sarà in grado di regolare la larghezza del canale del nanosheet per ottimizzare il consumo energetico e le prestazioni per soddisfare le diverse esigenze dei clienti.

Inoltre, la flessibilità di progettazione di GAA è altamente vantaggiosa per la Design Technology Co-Optimization (DTCO), che aiuta ad aumentare i vantaggi di potenza, prestazioni e area (PPA). Rispetto al processo a 5 nm, il processo a 3 nm di prima generazione può ridurre il consumo energetico fino al 45%, migliorare le prestazioni del 23% e ridurre l’area del 16% rispetto a 5 nm, mentre il processo a 3 nm di seconda generazione serve a ridurre il consumo energetico fino a al 50%, migliora le prestazioni del 30% e riduce l’area del 35%.

Man mano che i nodi tecnologici diventano più piccoli e le esigenze di prestazioni dei chip aumentano, i progettisti di circuiti integrati devono affrontare la sfida di gestire enormi quantità di dati per verificare prodotti complessi con più funzioni e scalabilità più ridotta. Per soddisfare tali esigenze, Samsung si impegna a fornire un ambiente di progettazione più stabile per ridurre il tempo necessario per il processo di progettazione, verifica e approvazione, aumentando al contempo l’affidabilità del prodotto.

Dal terzo trimestre del 2021, Samsung Electronics ha fornito un’infrastruttura di progettazione collaudata attraverso un’ampia preparazione con i partner Samsung Advanced Foundry Ecosystem (SAFE), tra cui Ansys, Cadence, Siemens e Synopsys, per aiutare i clienti a perfezionare il proprio prodotto in un periodo di tempo ridotto.